Trouvez un emploi au Canada.

341 599 offres dans notre réseau canadien. Comment nous comptons

Emplois : Canada

18 emplois

Recevoir les nouvelles offres Enregistrer cette recherche

Ajouté il y a 3 jours
A
Hardware Design Engineer (Open Interest)
Actalent
Ottawa, ON
- 45 $ à 65 $ CAD / heure
- Temps plein
Hardware Design Engineer (Analog & Digital) Talent Network (Open Interest)
Ajouté il y a 3 jours
A
Design Verification Engineer
Actalent
Ottawa, ON
- 110 000 $ à 152 000 $ CAD / an
- Temps plein
We are seeking a Design Verification Engineer to join an experienced R&D organization focused on developing networking switch and network controller IP cores that support advanced Time…
Ajouté il y a 3 jours
A
Design Verification Engineer
Actalent
Ottawa, ON
- 110 000 $ à 152 000 $ CAD / an
- Temps plein
We are seeking a Design Verification Engineer to join an experienced R&D organization focused on developing networking switch and network controller IP cores that support advanced Time…
Ajouté il y a 22 jours
X
UE Verification Engineer (Canada)
Xona
Montreal, QC
- Temps plein
We are seeking a skilled User Equipment (UE) Verification Engineer to join our dynamic team. The ideal candidate will be responsible for verifying and validating GNSS receivers. Working…
Ajouté il y a 22 jours
TC
Payload System Verification and Validation Engineer
TMC Canada
Montreal, QC
- Temps plein
We are looking for qualified Payload System Verification and Validation Engineers to join an advanced satellite payload development team. This role focuses on system-level engineering and…
Ajouté il y a 23 jours
XS
UE Verification Engineer (Canada)
Xona Space Systems
Montreal, QC
- Temps plein
We are seeking a skilled User Equipment (UE) Verification Engineer to join our dynamic team. The ideal candidate will be responsible for verifying and validating GNSS receivers. Working…
Ajouté il y a 1 mois
T
Ingénieur(e) principal(e) en essais / Senior Test Engineer
Telesat
Gatineau, QC
- Temps plein
The Senior Test Engineer will be responsible for developing and maintaining system verification and validation plans of the Telesat LEO constellation communication system. In addition, they…
Ajouté il y a 1 mois
GS
Spécialiste Tests V&V (Intermédiaire)
Groupe SII
Montreal, QC
- Temps plein
The Intermediate Electronics Validation and Test Engineer/Designer will be responsible for design, integration and commissioning of specialized electronic test equipment for testing mixed…
Ajouté il y a 2 mois
T
Ingénieur(e) principal(e) en essais / Senior Test Engineer
Telesat
Gatineau, QC
- Temps plein
The Senior Test Engineer will be responsible for developing and maintaining system verification and validation plans of the Telesat LEO constellation communication system. In addition, they…
Ajouté il y a 1 mois
DC
Electronics Engineer / Ingénieur(e) en électronique
dormakaba Canada Inc.
Montreal, QC
- Temps plein
dormakaba is seeking an Electronics Engineer based in Montreal. The Electronics Engineer is responsible for leading the design, development, and verification of electronic hardware for our…
Ajouté il y a 27 jours
A
RF System Verification Engineer
Actalent
Sainte-Anne-de-Bellevue, QC
- Contrat
We are seeking Payload System Verification and Validation Engineers to support advanced satellite payload development programs. The team is expanding significantly, with approximately 30…
Ajouté il y a 4 mois
D
Electronics Engineer / Ingénieur(e) en électronique
dormakaba
Montreal, Quebec
- Temps plein
dormakaba is seeking an Electronics Engineer based in Montreal. The Electronics Engineer is responsible for leading the design, development, and verification of electronic hardware for our…
Ajouté il y a 4 mois
S
SAR Payload System Engineer
Scalian
Montreal, Quebec
- Temps plein
We are looking for a Synthetic Aperture Radar (SAR) Systems Engineer to collaborate on one of our projects in the space sector.
Ajouté il y a 3 mois
T
Ingénieur en verification RF/ RF Test Engineer
Telesat
Gatineau, QC
- Temps plein
L’ingénieur en essais RF sera chargé verification d’élaborer et de tenir à jour les plans de vérification et de validation du système de communication de la constellation LEO de Telesat. De…
Ajouté il y a 3 mois
T
Ingénieur en verification RF/ RF Test Engineer
Telesat
Gatineau, Quebec
- Temps plein
L’ingénieur en essais RF sera chargé verification d’élaborer et de tenir à jour les plans de vérification et de validation du système de communication de la constellation LEO de Telesat. De…
Ajouté il y a 4 mois
S
SAR Payload System Engineer
Scalian
Montreal, Quebec
- Temps plein
We are looking for a Synthetic Aperture Radar (SAR) Systems Engineer to collaborate on one of our projects in the space sector.
Ajouté il y a 3 mois
S
Ingénieur principal de systèmes de charge utile numérique/ Digital Payload Principal System Engineer
Syntronic
Montreal, Quebec
- Temps plein
As a Digital Payload Principal System Engineer, your main responsibilities will include the architecture, design, analysis, implementation and optimization of end-to-end communication…
Ajouté il y a 4 mois
Ingénieur conception de circuits intégrés (CI) / IC Design Engineer
Numen Labs
Montreal, Quebec
Réaliser la conception au niveau transistor dans des technologies CMOS avancées (schéma → supervision du layout → vérification post-layout), typiquement en 55/65 nm.

Vous avez tout vu.

Numen Labs

Ingénieur conception de circuits intégrés (CI) / IC Design Engineer

Montreal, QC, Canada

Postuler À propos de l’employeur

La candidature s’ouvre dans un nouvel onglet.

Détails de l’emploi

Langue de l’annonce: Anglais · Français
Publié: 2 juin 2026

Description originale de l’offre

Version française de cette offre bilingue.

(English down below)

À propos de nous :
Numen Labs est une startup émergente basée à Montréal, issue de TandemLaunch Ventures, qui développe une nouvelle couche de communication sans fil pour les réseaux de capteurs portés sur le corps, utilisant le corps comme canal de transmission plutôt que de lutter contre celui-ci. Notre technologie, développée avec UC San Diego, offre une atténuation du signal réduite de 58 dB, par rapport au Bluetooth, avec une efficacité de 10pJ/bit.

Aperçu du poste - Ingénieur(e) en conception de circuits intégrés :

Concevoir des émetteurs-récepteurs de communication par le corps humain (HBC) de nouvelle génération en CMOS.

Prendre en charge l’architecture des front-ends analogiques et numériques, du concept à la validation silicium.

Travailler à l’intersection de la conception RF/analogique ultra-basse consommation, de l’intégration système et de la mise en produit en phase précoce.

Ce sur quoi vous travaillerez :

PHY de communication par couplage corporel inédit.
Architectures visant une réduction de 1000× de l’énergie par bit par rapport à la RF.
Intégration dans des dispositifs portables, patchs médicaux et systèmes de capteurs distribués.

Responsabilités principales :

Concevoir et architecturer des blocs front-end analogiques et numériques : amplificateurs à faible bruit, détecteurs d’enveloppe, drivers ADC, circuits de polarisation et références à faible bruit.
Piloter la conception ultra-basse consommation (régime µW), l’optimisation du bruit et l’intégrité du signal dans les canaux couplés au corps.
Réaliser la conception au niveau transistor dans des technologies CMOS avancées (schéma → supervision du layout → vérification post-layout), typiquement en 55/65 nm.
Collaborer à la co-conception au niveau système (ASIC + packaging + contraintes des dispositifs portables)
Supporter la mise en route silicium, la caractérisation et le débogage.
Contribuer au design-for-test (DFT) et à la préparation à la production.

Exigences :

3 à 5 ans d’expérience en conception de circuits intégrés analogiques / mixtes.
Forte expertise en conception de front-end analogique CMOS (faible bruit, basse consommation).
Bonne maîtrise du bruit, de la linéarité, de l’adaptation d’impédance et de la stabilité.
Expérience pratique avec Cadence (Virtuoso, Spectre) ou équivalent.
Expérience en extraction post-layout (PEX) et conception tenant compte des parasites.
Une familiarité avec la RF ou les communications en champ proche est un atout.
Expérience de tape-out souhaitée.

Atouts supplémentaires :

Expérience en conception à très basse tension (subthreshold)
Expérience avec des systèmes contraints en énergie (wearables, implants, IoT)
Connaissances en effets EM/couplage, packaging ou modélisation système.

Pourquoi nous rejoindre :

Travailler sur un nouveau paradigme de communication au-delà de la diffusion RF.
Forte responsabilité : de l’architecture au silicium jusqu’au système.
Impact direct sur la feuille de route produit et propriété intellectuelle.

Avantages :

Rémunération compétitive incluant une participation au capital via un plan d’options d’achat d’actions (ESOP)
Couverture santé complète (médicale, dentaire, vision)

_______________________

Role Overview - IC Design Engineer :

Design next-generation human body communication (HBC) transceivers in CMOS.

Collaborate on system-level co-design (ASIC + package + wearable environment constraints)
Support silicon bring-up, characterization, and debugging.
Experience with post-layout extraction (PEX) and parasitic-aware design.
Tape-out experience preferred.

Lire l’offre bilingue complète

(English down below)

Aperçu du poste - Ingénieur(e) en conception de circuits intégrés :

Concevoir des émetteurs-récepteurs de communication par le corps humain (HBC) de nouvelle génération en CMOS.
Prendre en charge l’architecture des front-ends analogiques et numériques, du concept à la validation silicium.
Travailler à l’intersection de la conception RF/analogique ultra-basse consommation, de l’intégration système et de la mise en produit en phase précoce.

Ce sur quoi vous travaillerez :

PHY de communication par couplage corporel inédit.
Architectures visant une réduction de 1000× de l’énergie par bit par rapport à la RF.
Intégration dans des dispositifs portables, patchs médicaux et systèmes de capteurs distribués.

Responsabilités principales :

Concevoir et architecturer des blocs front-end analogiques et numériques : amplificateurs à faible bruit, détecteurs d’enveloppe, drivers ADC, circuits de polarisation et références à faible bruit.
Piloter la conception ultra-basse consommation (régime µW), l’optimisation du bruit et l’intégrité du signal dans les canaux couplés au corps.
Réaliser la conception au niveau transistor dans des technologies CMOS avancées (schéma → supervision du layout → vérification post-layout), typiquement en 55/65 nm.
Collaborer à la co-conception au niveau système (ASIC + packaging + contraintes des dispositifs portables)
Supporter la mise en route silicium, la caractérisation et le débogage.
Contribuer au design-for-test (DFT) et à la préparation à la production.

Exigences :

3 à 5 ans d’expérience en conception de circuits intégrés analogiques / mixtes.
Forte expertise en conception de front-end analogique CMOS (faible bruit, basse consommation).
Bonne maîtrise du bruit, de la linéarité, de l’adaptation d’impédance et de la stabilité.
Expérience pratique avec Cadence (Virtuoso, Spectre) ou équivalent.
Expérience en extraction post-layout (PEX) et conception tenant compte des parasites.
Une familiarité avec la RF ou les communications en champ proche est un atout.
Expérience de tape-out souhaitée.

Atouts supplémentaires :

Expérience en conception à très basse tension (subthreshold)
Expérience avec des systèmes contraints en énergie (wearables, implants, IoT)
Connaissances en effets EM/couplage, packaging ou modélisation système.

Pourquoi nous rejoindre :

Travailler sur un nouveau paradigme de communication au-delà de la diffusion RF.
Forte responsabilité : de l’architecture au silicium jusqu’au système.
Impact direct sur la feuille de route produit et propriété intellectuelle.

Avantages :

Rémunération compétitive incluant une participation au capital via un plan d’options d’achat d’actions (ESOP)
Couverture santé complète (médicale, dentaire, vision)

_______________________

About Us

Numen Labs is a Montreal-based emerging startup from TandemLaunch Ventures, building a new wireless layer for body-worn sensor networks - one that uses the body as the communication channel rather than fighting it. Our technology, developed with UC San Diego, provides 58 dB less path loss across the body than Bluetooth at sub-10 pJ/bit efficiency.

Role Overview - IC Design Engineer :

Design next-generation human body communication (HBC) transceivers in CMOS.
Own analog and digital front-end architecture from concept to silicon validation.
Operate at the intersection of ultra-low-power RF/analog design, system integration, and early-stage productization.

What You'll Work On :

First-of-its-kind body-coupled communication PHY
Architectures targeting 1000× energy/bit reduction vs RF
Integration into wearables, medical patches, and distributed sensing systems

Key Responsibilities :

Architect and design analog and digital front-end blocks: low-noise amplifiers, envelope detectors, ADC drivers, biasing, and low-noise references.
Drive ultra-low-power design (µW regime), noise optimization, and signal integrity in body-coupled channels.
Perform transistor-level design in advanced CMOS nodes (schematic → layout supervision → post-layout verification), typically 65 nm and 55 nm.
Collaborate on system-level co-design (ASIC + package + wearable environment constraints)
Support silicon bring-up, characterization, and debugging.
Contribute to design-for-test (DFT) and production readiness.

Requirements :

3–5 years experience in analog / mixed-signal IC design.
Strong expertise in CMOS analog front-end design (low-noise, low-power)
Solid understanding of noise, linearity, impedance matching, and stability.
Hands-on experience with Cadence (Virtuoso, Spectre) or equivalent.
Experience with post-layout extraction (PEX) and parasitic-aware design.
Tape-out experience preferred.
Familiarity with RF or near-field communication is a plus.

Nice-to-Have :

Background in ultra-low-voltage design (sub-threshold)
Experience with energy-constrained systems (wearables, implants, IoT)
Exposure to EM/coupling effects, packaging, or system-level modeling

Why Join :

Work on a new communication paradigm beyond RF broadcasting
High ownership: architecture → silicon → system
Direct impact on product and IP roadmap

Employee Benefits :

Competitive compensation including equity upside through participation in the Employee Stock Option Plan (ESOP)
Comprehensive healthcare coverage (medical, dental, vision)

Postuler À propos de l’employeur

En savoir plus sur ce poste

Parrainage de visa

Aucune mention détectée dans l’offre